Problem 예제.
Multiple Choice
• Views 892
• Comments 0
• Created at 2 years ago
• Last Updated at 6 months ago
- 연산 증폭기
이득이 인 연산 증폭기 회로에서 출력 전압 를 나타내는 식은? 단 , 는 입력 신호이다.
Subscribe to see the correct answer.
1
2
3
4
Login to write a comment.